¿ì¸®´Â º£Å׶û ÇìµåÇåÅ͵éÀÔ´Ï´Ù
ä¿ëÁ¤º¸
ä¿ëÆ÷Áö¼Ç : BV, Bill Validator SW°³¹ßÀÚ(´ë¸®±Þ ÀÌ»ó)
2024-10-07 Á¶È¸¼ö : 564[ȸ»ç¼Ò°³]
- »ç¹«¿ë ±â°è ¹× Àåºñ Á¦Á¶¾÷ (ÀÚµ¿ÈÇ÷§Æû Àü¹®±â¾÷)
- ¸ÅÃâ¾×: 1,100¾ï¿ø, Á÷¿ø ¼ö: 350¸í
- ÁÖ¿ä °í°´»ç: ±¹³»¿Ü ÁÖ¿ä ±ÝÀ¶±â°ü(ÀºÇà, º¸Çè»ç), À¯Åë/¹°·ù½ÃÀå(¹éÈÁ¡, ÇÒÀθ¶Æ®) µî
[ä¿ëºÐ¾ß]
- FPGA Verilog SW°³¹ßÀÚ(BV, Bill Validator(ÁöÆóÀνÄ), ´ë¸®±ÞÀÌ»ó)
[´ã´ç¾÷¹«]
- FPGA(Field Programmable Gate Array) °³¹ß (Main)
- ZYNQ ÇÁ·Î¼¼½º ÇÁ·Î±×·¡¹Ö °³¹ß
- ¸ÞÄ«Æ®·Î´Ð½º Á¦Ç°ÀÇ ÀÓº£µðµå ¼ÒÇÁÆ®¿þ¾î °³¹ß
- ÀÓº£µðµå ¸®´ª½º ¶Ç´Â Real Time OS¿¡¼ OSÀÇ ¼³Á¤ ¹× °ü¸®
- °¢Á¾ ¼¾¼·ù(À̹ÌÁö¼¾¼, Àû¿Ü¼±¼¾¼ µî)ÀÇ ½ÅÈ£ Á¦¾î ¹× µ¥ÀÌÅÍ Ã³¸®
- ³»¿ÜÅë½Å(TCP/IP, USB µî) ä³ÎÀÇ ±¸¼º, ¼Û¼ö½Å µ¥ÀÌÅÍÀÇ °ü¸®
[Áö¿øÀÚ°Ý]
- 4³âÁ¦ ´ëÇÐ Çлç ÀÌ»ó (ÄÄÇ»ÅÍ/ÀüÁöÀüÀÚ ¹× À¯»ç Àü°øÀÚ)
- Verilog ¾ð¾î »ç¿ë °¡´ÉÀÚ(Çʼö)
- C°³¹ß °æ·Â 4³â ÀÌ»ó ¶Ç´Â ±×¿¡ ÁØÇÏ´Â ½Ç·Â º¸À¯ÀÚ
- C/C++, MFC ¶Ç´Â ±×¿¡ ÁØÇÏ´Â Window ¼ÒÇÁÆ®¿þ¾î °³¹ß °æÇèÀÚ
- ÀÓº£µðµå ȯ°æ¿¡¼ Çϵå¿þ¾î Á¦¾î ¼ÒÇÁÆ®¿þ¾î °³¹ß °æÇèÀÚ
- [¿ì´ë»çÇ×] Vivado ¼ÒÇÁÆ®¿þ¾î È°¿ë °¡´ÉÀÚ
- [¿ì´ë»çÇ×] ÁöÆó ÀÎ½Ä ¼ÒÇÁÆ®¿þ¾î °³¹ß °æÇèÀÚ
- [¿ì´ë»çÇ×] DSP ¶Ç´Â ARM CPU ÇÁ·Î±×·¥ °æÇèÀÚ
- [¿ì´ë»çÇ×] Robot±¸µ¿ ¼ÒÇÁÆ®¿þ¾î °³¹ß °æÇèÀÚ
- [¿ì´ë»çÇ×] ¸®´ª½º, Linux ¼ÒÇÁÆ®¿þ¾î °³¹ß °æÇèÀÚ
[¿¬ºÀÁ¤º¸]
- ¸éÁ¢ ÈÄ °áÁ¤ (ÇöÀç ¿¬ºÀ ±âÁØ ÇùÀÇ, ¿¬ºÀ + ¼º°ú±Þ)
- Á÷±Þü°è(´ëÁ¹±âÁØ): 4³â(»ç¿ø) – 8³â(¼±ÀÓ, ´ë¸®/°úÀå±Þ) – 10³â(Ã¥ÀÓ, Â÷Àå/ºÎÀå±Þ)
- ±âŸ, ¼º°ú±Þ(100% ÀÌ»ó) ¹× ÅðÁ÷±Ý º°µµ, ¼÷¼Ò(»çÅà °¡¿ë¿©ºÎ È®ÀÎ ÇÊ¿ä)
[±Ù¹«»çÇ×]
- ±Ù¹«ÇüÅÂ: Á¤±ÔÁ÷ (¼ö½À 3°³¿ù, ¼ö½À±â°£³» ±Þ¿© 100%)
- ±Ù¹«Áö: º»»ç-°æ±âµµ ¼º³²½Ã
[Á¦Ãâ¼·ù/Á¦Ãâ±âÇÑ]
- ´ç»ç Áö¿ø¼(º°Ã·: ÅõºñÆÄÆ®³ÊÁî Ç¥ÁØ ¾ç½Ä)
- Á¦Ãâ±âÇÑ: ~ä¿ë ½Ã±îÁö(¼ö½Ã ¼·ù ¹× ¸éÁ¢ÀüÇü)
[ÀüÇü¹æ¹ý]
¼·ùÀüÇü --> 1Â÷ÆÀÀå¸éÁ¢ --> 2Â÷ÀÓ¿ø¸éÁ¢ --> ÃÖÁ¾ÇÕ°Ý*
[¹®ÀÇ»çÇ×]
- ´ã´çÀÚ: ÇìµåÇåÅÍ À̼ºÈ£ »ó¹«
- ¿¬¶ôó: 02-759-9968, 010-3761-6648
- shl1871@tbps.co.kr, shl1871@gmail.com